About: SystemVerilog

Property	Value
dbo:abstract	SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。 (ja) SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。 (ja)
dbo:latestReleaseVersion	IEEE 1800-2017
dbo:wikiPageExternalLink	http://www.eda.org/sv-ieee1800/ http://www.systemverilog.org/ http://www.vhdl.org/sv/SystemVerilog_3.1a.pdf http://www.vhdl.org/sv/ http://www.accellera.org http://ieeexplore.ieee.org/document/6469140/
dbo:wikiPageID	917310 (xsd:integer)
dbo:wikiPageLength	11144 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID	86005519 (xsd:integer)
dbo:wikiPageWikiLink	dbpedia-ja:Category:EDAソフト dbpedia-ja:C++ dbpedia-ja:Category:IEEE標準 dbpedia-ja:Category:ハードウェア記述言語 dbpedia-ja:C言語 dbpedia-ja:FIFO dbpedia-ja:Frame_Check_Sequence dbpedia-ja:IEEE dbpedia-ja:Java dbpedia-ja:Property_Specification_Language dbpedia-ja:Standard_Template_Library dbpedia-ja:Verilog dbpedia-ja:アノテーション dbpedia-ja:イーサネット dbpedia-ja:オブジェクト指向プログラミング dbpedia-ja:カプセル化 dbpedia-ja:ガベージコレクション dbpedia-ja:コード網羅率 dbpedia-ja:シノプシス dbpedia-ja:セマフォ dbpedia-ja:ソフトウェアテスト dbpedia-ja:テンプレート_(プログラミング) dbpedia-ja:ハードウェア記述言語 dbpedia-ja:プログラミング言語 dbpedia-ja:ポリモーフィズム dbpedia-ja:二分探索木 dbpedia-ja:巡回冗長検査 dbpedia-ja:度数分布 dbpedia-ja:直積集合 dbpedia-ja:論理合成 dbpedia-ja:電子回路 dbpedia-ja:静的型付け dbpedia-ja:表明 dbpedia-ja:シミュレーター dbpedia-ja:Deque
prop-ja:fileExt	.sv (ja) .sv (ja)
prop-ja:influencedBy	dbpedia-ja:Verilog
prop-ja:latestReleaseVersion	IEEE 1800-2017 (ja) IEEE 1800-2017 (ja)
prop-ja:name	SystemVerilog (ja) SystemVerilog (ja)
prop-ja:paradigm	dbpedia-ja:ハードウェア記述言語 dbpedia-ja:プログラミング言語
prop-ja:typing	弱い静的型付け (ja) 弱い静的型付け (ja)
prop-ja:wikiPageUsesTemplate	template-ja:IEEE_standards template-ja:Normdaten template-ja:Start_date template-ja:Infobox_プログラミング言語 template-ja:Start_date_and_age
dct:subject	dbpedia-ja:Category:EDAソフト dbpedia-ja:Category:IEEE標準 dbpedia-ja:Category:ハードウェア記述言語
rdf:type	owl:Thing dbo:ProgrammingLanguage dbo:Language schema:Language wikidata:Q315 wikidata:Q9143
rdfs:comment	SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。 (ja) SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。 (ja)
rdfs:label	SystemVerilog (ja) SystemVerilog (ja)
owl:sameAs	freebase:SystemVerilog
prov:wasDerivedFrom	wikipedia-ja:SystemVerilog?oldid=86005519&ns=0
foaf:isPrimaryTopicOf	wikipedia-ja:SystemVerilog
foaf:name	(ja) SystemVerilog (ja) (ja) SystemVerilog (ja)
is dbo:wikiPageRedirects of	dbpedia-ja:IEEE_1800 dbpedia-ja:System_Verilog
is dbo:wikiPageWikiLink of	dbpedia-ja:IEEE_1800 dbpedia-ja:Bluespec dbpedia-ja:Chisel dbpedia-ja:Design_Compiler dbpedia-ja:EDA_(半導体) dbpedia-ja:Icarus_Verilog dbpedia-ja:ModelSim dbpedia-ja:Pascal dbpedia-ja:SystemC dbpedia-ja:Verilog dbpedia-ja:データフロープログラミング dbpedia-ja:ハードウェア記述言語 dbpedia-ja:フィル・ムーアビー dbpedia-ja:プログラミング言語一覧 dbpedia-ja:並列ランダムアクセス機械 dbpedia-ja:System_Verilog
is prop-ja:influenced of	dbpedia-ja:Verilog
is owl:sameAs of	dbpedia-wikidata:SystemVerilog
is foaf:primaryTopic of	wikipedia-ja:SystemVerilog