This HTML5 document contains 38 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dcthttp://purl.org/dc/terms/
template-jahttp://ja.dbpedia.org/resource/Template:
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-wikidatahttp://wikidata.dbpedia.org/resource/
rdfshttp://www.w3.org/2000/01/rdf-schema#
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
n8http://ja.dbpedia.org/resource/Category:
wikipedia-jahttp://ja.wikipedia.org/wiki/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
dbpedia-jahttp://ja.dbpedia.org/resource/
prop-jahttp://ja.dbpedia.org/property/

Statements

Subject Item
dbpedia-ja:Ice_Lakeマイクロアーキテクチャ
dbo:wikiPageWikiLink
dbpedia-ja:プロセス・アーキテクチャ最適化モデル
Subject Item
dbpedia-ja:プロセス・アーキテクチャ最適化モデル
rdfs:label
プロセス・アーキテクチャ最適化モデル
rdfs:comment
プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている。 *内はマイクロアーキテクチャ名 * 斜体は将来の計画
dct:subject
n8:技術戦略
dbo:wikiPageID
4025726
dbo:wikiPageRevisionID
90786084
dbo:wikiPageWikiLink
dbpedia-ja:Raptor_Lakeマイクロプロセッサ dbpedia-ja:Rocket_Lakeマイクロプロセッサ dbpedia-ja:Ice_Lakeマイクロアーキテクチャ dbpedia-ja:インテル dbpedia-ja:微細化 dbpedia-ja:Kaby_Lakeマイクロアーキテクチャ dbpedia-ja:Skylakeマイクロアーキテクチャ dbpedia-ja:Cascade_Lakeマイクロアーキテクチャ dbpedia-ja:Tiger_Lakeマイクロアーキテクチャ dbpedia-ja:Coffee_Lakeマイクロアーキテクチャ dbpedia-ja:Comet_Lakeマイクロプロセッサ n8:技術戦略 dbpedia-ja:Lunar_Lakeマイクロプロセッサ dbpedia-ja:マイクロアーキテクチャ dbpedia-ja:Meteor_Lakeマイクロプロセッサ dbpedia-ja:Cannon_Lakeマイクロアーキテクチャ dbpedia-ja:Broadwellマイクロアーキテクチャ dbpedia-ja:Arrow_Lakeマイクロプロセッサ dbpedia-ja:Alder_Lakeマイクロプロセッサ dbpedia-ja:インテル_チック・タック
prop-ja:wikiPageUsesTemplate
template-ja:Expand_language template-ja:Reflist template-ja:仮リンク
prop-ja:date
2022
prop-ja:langcode
zh
dbo:abstract
プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている。 *内はマイクロアーキテクチャ名 * 斜体は将来の計画
foaf:isPrimaryTopicOf
wikipedia-ja:プロセス・アーキテクチャ最適化モデル
dbo:wikiPageLength
2753
prov:wasDerivedFrom
wikipedia-ja:プロセス・アーキテクチャ最適化モデル?oldid=90786084&ns=0
Subject Item
dbpedia-ja:インテル_チック・タック
dbo:wikiPageWikiLink
dbpedia-ja:プロセス・アーキテクチャ最適化モデル
Subject Item
dbpedia-wikidata:Q55630514
owl:sameAs
dbpedia-ja:プロセス・アーキテクチャ最適化モデル
Subject Item
wikipedia-ja:プロセス・アーキテクチャ最適化モデル
foaf:primaryTopic
dbpedia-ja:プロセス・アーキテクチャ最適化モデル