| Property |
Value |
| dbo:abstract
|
- 基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1.
* 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2.
* 素子分離（LOCOSやシャロートレンチアイソレーション） 3.
* 形成 4.
* ゲート形成(ゲート絶縁膜、金属ゲート電極) 5.
* サイドウォールスペーサー形成 6.
* ソース・ドレイン形成 7.
* キャパシタ形成（DRAM、FeRAMの場合） (ja)
- 基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1.
* 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2.
* 素子分離（LOCOSやシャロートレンチアイソレーション） 3.
* 形成 4.
* ゲート形成(ゲート絶縁膜、金属ゲート電極) 5.
* サイドウォールスペーサー形成 6.
* ソース・ドレイン形成 7.
* キャパシタ形成（DRAM、FeRAMの場合） (ja)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 1201 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-ja:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdfs:comment
|
- 基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1.
* 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2.
* 素子分離（LOCOSやシャロートレンチアイソレーション） 3.
* 形成 4.
* ゲート形成(ゲート絶縁膜、金属ゲート電極) 5.
* サイドウォールスペーサー形成 6.
* ソース・ドレイン形成 7.
* キャパシタ形成（DRAM、FeRAMの場合） (ja)
- 基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1.
* 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2.
* 素子分離（LOCOSやシャロートレンチアイソレーション） 3.
* 形成 4.
* ゲート形成(ゲート絶縁膜、金属ゲート電極) 5.
* サイドウォールスペーサー形成 6.
* ソース・ドレイン形成 7.
* キャパシタ形成（DRAM、FeRAMの場合） (ja)
|
| rdfs:label
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is owl:sameAs
of | |
| is foaf:primaryTopic
of | |
.svg?width=300)
.svg){kind=link}
.svg){kind=link}