SPARC T5は、オラクルのSPARC Tシリーズファミリの第5世代マルチコアマイクロプロセッサである。2012年8月のHotChips 24で最初に発表され、2013年3月にOracle SPARC T5サーバーで正式に導入された。プロセッサは、シングルスレッドとマルチスレッド(チップあたり16コア、コアあたり8スレッド)両方で高いパフォーマンスを得られるよう設計された。 このプロセッサは、その前身であるSPARC T4プロセッサと同じSPARC S3コアの設計だが、28 nmプロセスで実装され、3.6GHzで動作する。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行を使用するデュアルイシューコアである。そして、コアごとに1つの浮動小数点演算コプロセッサ (FPU) と専用の暗号化ユニットを1つ組み込んでいる。 64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大128スレッドをサポートする16コアがあり、8ソケットシステムで最大1,024スレッドまで拡張できる。その他には、PCIeバージョン3.0のサポートと、新しいキャッシュコヒーレンスプロトコルなどが変更点となる。

Property Value
dbo:abstract
  • SPARC T5は、オラクルのSPARC Tシリーズファミリの第5世代マルチコアマイクロプロセッサである。2012年8月のHotChips 24で最初に発表され、2013年3月にOracle SPARC T5サーバーで正式に導入された。プロセッサは、シングルスレッドとマルチスレッド(チップあたり16コア、コアあたり8スレッド)両方で高いパフォーマンスを得られるよう設計された。 このプロセッサは、その前身であるSPARC T4プロセッサと同じSPARC S3コアの設計だが、28 nmプロセスで実装され、3.6GHzで動作する。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行を使用するデュアルイシューコアである。そして、コアごとに1つの浮動小数点演算コプロセッサ (FPU) と専用の暗号化ユニットを1つ組み込んでいる。 64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大128スレッドをサポートする16コアがあり、8ソケットシステムで最大1,024スレッドまで拡張できる。その他には、PCIeバージョン3.0のサポートと、新しいキャッシュコヒーレンスプロトコルなどが変更点となる。 (ja)
  • SPARC T5は、オラクルのSPARC Tシリーズファミリの第5世代マルチコアマイクロプロセッサである。2012年8月のHotChips 24で最初に発表され、2013年3月にOracle SPARC T5サーバーで正式に導入された。プロセッサは、シングルスレッドとマルチスレッド(チップあたり16コア、コアあたり8スレッド)両方で高いパフォーマンスを得られるよう設計された。 このプロセッサは、その前身であるSPARC T4プロセッサと同じSPARC S3コアの設計だが、28 nmプロセスで実装され、3.6GHzで動作する。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行を使用するデュアルイシューコアである。そして、コアごとに1つの浮動小数点演算コプロセッサ (FPU) と専用の暗号化ユニットを1つ組み込んでいる。 64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大128スレッドをサポートする16コアがあり、8ソケットシステムで最大1,024スレッドまで拡張できる。その他には、PCIeバージョン3.0のサポートと、新しいキャッシュコヒーレンスプロトコルなどが変更点となる。 (ja)
dbo:wikiPageID
  • 2790703 (xsd:integer)
dbo:wikiPageLength
  • 6550 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID
  • 82817346 (xsd:integer)
dbo:wikiPageWikiLink
prop-en:l1キャッシュ
  • 8 (xsd:integer)
prop-en:l2cache
  • 8 (xsd:integer)
prop-en:l3cache
  • 8 MB (ja)
  • 8 MB (ja)
prop-en:name
  • SPARC T5 (ja)
  • SPARC T5 (ja)
prop-en:wikiPageUsesTemplate
prop-en:アーキテクチャ
prop-en:コア数
  • 16 (xsd:integer)
prop-en:前世代プロセッサ
prop-en:最低周波数
  • 3.600000 (xsd:double)
prop-en:最低周波数単位
  • GHz (ja)
  • GHz (ja)
prop-en:最大プロセスルール
  • 28.0 (dbd:nanometre)
prop-en:最小プロセスルール
  • 28.0 (dbd:nanometre)
prop-en:次世代プロセッサ
prop-en:生産終了
  • 2017 (xsd:integer)
prop-en:生産開始
  • 2013 (xsd:integer)
dct:subject
rdfs:comment
  • SPARC T5は、オラクルのSPARC Tシリーズファミリの第5世代マルチコアマイクロプロセッサである。2012年8月のHotChips 24で最初に発表され、2013年3月にOracle SPARC T5サーバーで正式に導入された。プロセッサは、シングルスレッドとマルチスレッド(チップあたり16コア、コアあたり8スレッド)両方で高いパフォーマンスを得られるよう設計された。 このプロセッサは、その前身であるSPARC T4プロセッサと同じSPARC S3コアの設計だが、28 nmプロセスで実装され、3.6GHzで動作する。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行を使用するデュアルイシューコアである。そして、コアごとに1つの浮動小数点演算コプロセッサ (FPU) と専用の暗号化ユニットを1つ組み込んでいる。 64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大128スレッドをサポートする16コアがあり、8ソケットシステムで最大1,024スレッドまで拡張できる。その他には、PCIeバージョン3.0のサポートと、新しいキャッシュコヒーレンスプロトコルなどが変更点となる。 (ja)
  • SPARC T5は、オラクルのSPARC Tシリーズファミリの第5世代マルチコアマイクロプロセッサである。2012年8月のHotChips 24で最初に発表され、2013年3月にOracle SPARC T5サーバーで正式に導入された。プロセッサは、シングルスレッドとマルチスレッド(チップあたり16コア、コアあたり8スレッド)両方で高いパフォーマンスを得られるよう設計された。 このプロセッサは、その前身であるSPARC T4プロセッサと同じSPARC S3コアの設計だが、28 nmプロセスで実装され、3.6GHzで動作する。 S3コアは、ダイナミックスレッディングとアウトオブオーダー実行を使用するデュアルイシューコアである。そして、コアごとに1つの浮動小数点演算コプロセッサ (FPU) と専用の暗号化ユニットを1つ組み込んでいる。 64ビットSPARC V9ベースのプロセッサには、プロセッサあたり最大128スレッドをサポートする16コアがあり、8ソケットシステムで最大1,024スレッドまで拡張できる。その他には、PCIeバージョン3.0のサポートと、新しいキャッシュコヒーレンスプロトコルなどが変更点となる。 (ja)
rdfs:label
  • SPARC T5 (ja)
  • SPARC T5 (ja)
owl:sameAs
prov:wasDerivedFrom
foaf:isPrimaryTopicOf
is dbo:wikiPageWikiLink of
is prop-en:次世代プロセッサ of
is owl:sameAs of
is foaf:primaryTopic of