This HTML5 document contains 96 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dcthttp://purl.org/dc/terms/
template-enhttp://ja.dbpedia.org/resource/Template:
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-wikidatahttp://wikidata.dbpedia.org/resource/
n11http://www.vhdl.org/sv/
n18http://www.eda.org/sv-ieee1800/
schemahttp://schema.org/
rdfshttp://www.w3.org/2000/01/rdf-schema#
freebasehttp://rdf.freebase.com/ns/
n21http://ieeexplore.ieee.org/document/6469140/
n14http://
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n9http://ja.dbpedia.org/resource/Category:
owlhttp://www.w3.org/2002/07/owl#
n13http://ja.wikipedia.org/wiki/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
wikidatahttp://www.wikidata.org/entity/
n15http://www.systemverilog.org/
dbpedia-jahttp://ja.dbpedia.org/resource/
prop-enhttp://ja.dbpedia.org/property/

Statements

Subject Item
dbpedia-ja:Chisel
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:Design_Compiler
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:EDA_(半導体)
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:Icarus_Verilog
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:ModelSim
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:Pascal
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:SystemC
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:SystemVerilog
rdf:type
owl:Thing dbo:Language schema:Language dbo:ProgrammingLanguage wikidata:Q315 wikidata:Q9143
rdfs:label
SystemVerilog
rdfs:comment
SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。
owl:sameAs
freebase:m.07lwvb
dct:subject
n9:EDAソフト n9:ハードウェア記述言語 n9:IEEE標準
dbo:wikiPageID
917310
dbo:wikiPageRevisionID
86005519
dbo:wikiPageWikiLink
dbpedia-ja:Standard_Template_Library dbpedia-ja:Verilog dbpedia-ja:IEEE dbpedia-ja:ハードウェア記述言語 dbpedia-ja:プログラミング言語 dbpedia-ja:巡回冗長検査 dbpedia-ja:セマフォ dbpedia-ja:シミュレーター dbpedia-ja:ガベージコレクション n9:ハードウェア記述言語 dbpedia-ja:表明 dbpedia-ja:イーサネット dbpedia-ja:静的型付け dbpedia-ja:直積集合 dbpedia-ja:シノプシス dbpedia-ja:Deque dbpedia-ja:アノテーション dbpedia-ja:C言語 dbpedia-ja:テンプレート_(プログラミング) dbpedia-ja:論理合成 dbpedia-ja:C++ dbpedia-ja:二分探索木 dbpedia-ja:FIFO dbpedia-ja:度数分布 dbpedia-ja:コード網羅率 dbpedia-ja:電子回路 n9:IEEE標準 dbpedia-ja:ソフトウェアテスト dbpedia-ja:オブジェクト指向プログラミング dbpedia-ja:Frame_Check_Sequence dbpedia-ja:カプセル化 n9:EDAソフト dbpedia-ja:Java dbpedia-ja:ポリモーフィズム dbpedia-ja:Property_Specification_Language
dbo:wikiPageExternalLink
n11: n14:www.accellera.org n15: n18: n11:SystemVerilog_3.1a.pdf n21:
foaf:name
SystemVerilog
prop-en:wikiPageUsesTemplate
template-en:Start_date_and_age template-en:Infobox_プログラミング言語 template-en:IEEE_standards template-en:Normdaten template-en:Start_date
prop-en:latestReleaseVersion
IEEE 1800-2017
prop-en:name
SystemVerilog
prop-en:fileExt
.sv
prop-en:influencedBy
dbpedia-ja:Verilog
prop-en:paradigm
dbpedia-ja:プログラミング言語 dbpedia-ja:ハードウェア記述言語
prop-en:typing
弱い静的型付け
dbo:abstract
SystemVerilog は、ハードウェア記述言語のVerilog HDLを拡張した言語で、主に検証に関する機能が拡張・統合されている。2002年にAccelleraに対して Superlog 言語を寄付したことで生まれた。検証機能の部分はシノプシスが提供した OpenVera に基づいている。2005年、SystemVerilog は IEEE Standard 1800-2005 として標準化された。
dbo:latestReleaseVersion
IEEE 1800-2017
dbo:wikiPageLength
11144
prov:wasDerivedFrom
n13:SystemVerilog?oldid=86005519&ns=0
foaf:isPrimaryTopicOf
n13:SystemVerilog
Subject Item
dbpedia-ja:Verilog
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
prop-en:influenced
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:データフロープログラミング
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:ハードウェア記述言語
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:フィル・ムーアビー
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:プログラミング言語一覧
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:並列ランダムアクセス機械
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:Bluespec
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:IEEE_1800
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
dbo:wikiPageRedirects
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-wikidata:Q1387402
owl:sameAs
dbpedia-ja:SystemVerilog
Subject Item
dbpedia-ja:System_Verilog
dbo:wikiPageWikiLink
dbpedia-ja:SystemVerilog
dbo:wikiPageRedirects
dbpedia-ja:SystemVerilog
Subject Item
n13:SystemVerilog
foaf:primaryTopic
dbpedia-ja:SystemVerilog