| Property |
Value |
| dbo:abstract
|
- Compute Express Link（CXL）は、高性能なデータセンターコンピューター向けに設計された、CPU-デバイス間およびCPU-メモリ間を高速に接続するためのオープンスタンダードである。 CXLは、PCI Express（PCIe）の物理的・電気的インターフェイス上に構築されており、PCIeベースのブロック入出力プロトコル（CXL.io）、システムメモリ（CXL.cache）および（CXL.mem）にアクセスするための新しいキャッシュコヒーレントプロトコルから構成される。 (ja)
- Compute Express Link（CXL）は、高性能なデータセンターコンピューター向けに設計された、CPU-デバイス間およびCPU-メモリ間を高速に接続するためのオープンスタンダードである。 CXLは、PCI Express（PCIe）の物理的・電気的インターフェイス上に構築されており、PCIeベースのブロック入出力プロトコル（CXL.io）、システムメモリ（CXL.cache）および（CXL.mem）にアクセスするための新しいキャッシュコヒーレントプロトコルから構成される。 (ja)
|
| dbo:thumbnail
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 14960 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-ja:name
|
- Compute Express Link (ja)
- Compute Express Link (ja)
|
| prop-ja:speed
|
- 1 (xsd:integer)
- Full duplex (ja)
|
| prop-ja:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdfs:comment
|
- Compute Express Link（CXL）は、高性能なデータセンターコンピューター向けに設計された、CPU-デバイス間およびCPU-メモリ間を高速に接続するためのオープンスタンダードである。 CXLは、PCI Express（PCIe）の物理的・電気的インターフェイス上に構築されており、PCIeベースのブロック入出力プロトコル（CXL.io）、システムメモリ（CXL.cache）および（CXL.mem）にアクセスするための新しいキャッシュコヒーレントプロトコルから構成される。 (ja)
- Compute Express Link（CXL）は、高性能なデータセンターコンピューター向けに設計された、CPU-デバイス間およびCPU-メモリ間を高速に接続するためのオープンスタンダードである。 CXLは、PCI Express（PCIe）の物理的・電気的インターフェイス上に構築されており、PCIeベースのブロック入出力プロトコル（CXL.io）、システムメモリ（CXL.cache）および（CXL.mem）にアクセスするための新しいキャッシュコヒーレントプロトコルから構成される。 (ja)
|
| rdfs:label
|
- Compute Express Link (ja)
- Compute Express Link (ja)
|
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:homepage
| |
| foaf:isPrimaryTopicOf
| |
| is owl:sameAs
of | |
| is foaf:primaryTopic
of | |
