| Property |
Value |
| dbo:abstract
|
- Verilog-AMSは、アナログ回路とディジタル回路の混在した回路(いわゆるミックスドシグナル)の動作を定義するためのアナログおよびミックスドシグナル拡張（AMS）を含むVerilogハードウェア記述言語の派生語である。 (ja)
- Verilog-AMSは、アナログ回路とディジタル回路の混在した回路(いわゆるミックスドシグナル)の動作を定義するためのアナログおよびミックスドシグナル拡張（AMS）を含むVerilogハードウェア記述言語の派生語である。 (ja)
|
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 5717 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-ja:fileExt
| |
| prop-ja:influencedBy
| |
| prop-ja:name
|
- Verilog-AMS (ja)
- Verilog-AMS (ja)
|
| prop-ja:paradigm
| |
| prop-ja:typing
|
- 弱い静的型付け (ja)
- 弱い静的型付け (ja)
|
| prop-ja:wikiPageUsesTemplate
| |
| dct:subject
| |
| rdf:type
| |
| rdfs:comment
|
- Verilog-AMSは、アナログ回路とディジタル回路の混在した回路(いわゆるミックスドシグナル)の動作を定義するためのアナログおよびミックスドシグナル拡張（AMS）を含むVerilogハードウェア記述言語の派生語である。 (ja)
- Verilog-AMSは、アナログ回路とディジタル回路の混在した回路(いわゆるミックスドシグナル)の動作を定義するためのアナログおよびミックスドシグナル拡張（AMS）を含むVerilogハードウェア記述言語の派生語である。 (ja)
|
| rdfs:label
|
- Verilog-AMS (ja)
- Verilog-AMS (ja)
|
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| foaf:name
|
- (ja)
- Verilog-AMS (ja)
- (ja)
- Verilog-AMS (ja)
|
| is dbo:wikiPageWikiLink
of | |
| is owl:sameAs
of | |
| is foaf:primaryTopic
of | |
