Property |
Value |
dbo:abstract
|
- サン・マイクロシステムズのUltraSPARC T1マイクロプロセッサ(2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる)は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。 T1は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、完全な SPARC V9 命令セットを実行する。サンはこれまでにおよびという二つのマルチコアプロセッサを開発したが、T1はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。T1マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは4つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で32スレッドを並行して処理することが可能である。 サンのハイエンドの SMPシステム同様、UltraSPARC T1もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。 (ja)
- サン・マイクロシステムズのUltraSPARC T1マイクロプロセッサ(2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる)は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。 T1は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、完全な SPARC V9 命令セットを実行する。サンはこれまでにおよびという二つのマルチコアプロセッサを開発したが、T1はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。T1マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは4つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で32スレッドを並行して処理することが可能である。 サンのハイエンドの SMPシステム同様、UltraSPARC T1もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。 (ja)
|
dbo:wikiPageExternalLink
| |
dbo:wikiPageID
| |
dbo:wikiPageLength
|
- 9118 (xsd:nonNegativeInteger)
|
dbo:wikiPageRevisionID
| |
dbo:wikiPageWikiLink
| |
prop-ja:core
| |
prop-ja:designfirm
| |
prop-ja:fastUnit
| |
prop-ja:fastest
| |
prop-ja:manuf
| |
prop-ja:name
|
- UltraSPARC T1 (ja)
- UltraSPARC T1 (ja)
|
prop-ja:producedStart
| |
prop-ja:slowUnit
| |
prop-ja:slowest
| |
prop-ja:wikiPageUsesTemplate
| |
prop-ja:アーキテクチャ
| |
prop-ja:コア数
| |
prop-ja:次世代プロセッサ
| |
dct:subject
| |
rdfs:comment
|
- サン・マイクロシステムズのUltraSPARC T1マイクロプロセッサ(2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる)は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。 T1は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、完全な SPARC V9 命令セットを実行する。サンはこれまでにおよびという二つのマルチコアプロセッサを開発したが、T1はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。T1マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは4つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で32スレッドを並行して処理することが可能である。 サンのハイエンドの SMPシステム同様、UltraSPARC T1もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。 (ja)
- サン・マイクロシステムズのUltraSPARC T1マイクロプロセッサ(2005年11月14日 の発表までは開発 コードネーム "Niagara" として知られる)は、マルチスレッド・マルチコアの CPU である。サーバのエネルギー消費を下げるべく開発されており、1.4 GHz で 72 ワット の電力を消費する。 T1は全く新しく設計されたSPARC マイクロプロセッサの実装で、UltraSPARC Architecture 2005 specificationに準拠し、完全な SPARC V9 命令セットを実行する。サンはこれまでにおよびという二つのマルチコアプロセッサを開発したが、T1はサンにとって最初のマルチコアかつマルチスレッドのマイクロプロセッサである。T1マイクロプロセッサは 4コア、6コア、8コアのものが提供されており、各コアは4つのスレッドを同時に扱うことができる。すなわちプロセッサ全体で32スレッドを並行して処理することが可能である。 サンのハイエンドの SMPシステム同様、UltraSPARC T1もパーティション化して動作することができる。すなわち、複数のコアに一つないし複数のプロセスやスレッドを動作させ、その他のコアがシステムの残りの処理を実行するよう分割することができる。 (ja)
|
rdfs:label
|
- UltraSPARC T1 (ja)
- UltraSPARC T1 (ja)
|
owl:sameAs
| |
prov:wasDerivedFrom
| |
foaf:isPrimaryTopicOf
| |
is dbo:wikiPageRedirects
of | |
is dbo:wikiPageWikiLink
of | |
is owl:sameAs
of | |
is foaf:primaryTopic
of | |