This HTML5 document contains 37 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dcthttp://purl.org/dc/terms/
template-jahttp://ja.dbpedia.org/resource/Template:
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-wikidatahttp://wikidata.dbpedia.org/resource/
n14http://ieeexplore.ieee.org/xpls/
n16http://ja.dbpedia.org/resource/RISC/
rdfshttp://www.w3.org/2000/01/rdf-schema#
freebasehttp://rdf.freebase.com/ns/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n13http://ja.dbpedia.org/resource/Category:
owlhttp://www.w3.org/2002/07/owl#
wikipedia-jahttp://ja.wikipedia.org/wiki/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
dbpedia-jahttp://ja.dbpedia.org/resource/
prop-jahttp://ja.dbpedia.org/property/

Statements

Subject Item
dbpedia-ja:DECstation
dbo:wikiPageWikiLink
dbpedia-ja:R6000
Subject Item
dbpedia-ja:MIPSアーキテクチャ
dbo:wikiPageWikiLink
dbpedia-ja:R6000
Subject Item
dbpedia-ja:R6000
rdfs:label
R6000
rdfs:comment
R6000は命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発し、1991年に発表した。チップセットは、マイクロプロセッサ（CPU） R6000、FPU R6010、システムバス・コントローラ R6020 で構成される。MIPS II ISA はR6000で初めて実装された。MIPS II ISA では、Interlocked load 機能が実装されたため、MIPS II アセンブラではload命令の後続にNOP命令を挿入する必要がなく、Branch likely 機能が実装されたため、SPARCのように分岐成立時にはディレイスロットの命令を実行する等の特徴がある。 エミッタ結合論理 (ECL) で実装されている。1980年代中ごろから終盤にかけて、ハイエンドのマイクロプロセッサをECLなどの高速なロジックで実装することが流行した。TLBとキャッシュメモリの構成が他のMIPSアーキテクチャのマイクロプロセッサとは大きく異なる。 ミップス社はファブレス企業であるため、R6000の製造は という半導体企業が行った。
owl:sameAs
freebase:m.05zjg9h
dct:subject
n13:MIPSのマイクロプロセッサ
dbo:wikiPageID
2268531
dbo:wikiPageRevisionID
88221423
dbo:wikiPageWikiLink
dbpedia-ja:MIPSアーキテクチャ dbpedia-ja:トランスレーション・ルックアサイド・バッファ dbpedia-ja:CPU dbpedia-ja:コントロール・データ・コーポレーション dbpedia-ja:SPARC dbpedia-ja:マイクロプロセッサ dbpedia-ja:キャッシュメモリ dbpedia-ja:エミッタ結合論理 dbpedia-ja:命令セット dbpedia-ja:ディレイスロット dbpedia-ja:FPU n13:MIPSのマイクロプロセッサ dbpedia-ja:ミップス・テクノロジーズ
dbo:wikiPageExternalLink
n14:abs_all.jsp%3Farnumber=110133 n14:abs_all.jsp%3Farnumber=63680
prop-ja:wikiPageUsesTemplate
template-ja:MIPS_microprocessors template-ja:仮リンク template-ja:Sfnref template-ja:Cite_book template-ja:Reflist template-ja:Sfn
dbo:abstract
R6000は命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発し、1991年に発表した。チップセットは、マイクロプロセッサ（CPU） R6000、FPU R6010、システムバス・コントローラ R6020 で構成される。MIPS II ISA はR6000で初めて実装された。MIPS II ISA では、Interlocked load 機能が実装されたため、MIPS II アセンブラではload命令の後続にNOP命令を挿入する必要がなく、Branch likely 機能が実装されたため、SPARCのように分岐成立時にはディレイスロットの命令を実行する等の特徴がある。 エミッタ結合論理 (ECL) で実装されている。1980年代中ごろから終盤にかけて、ハイエンドのマイクロプロセッサをECLなどの高速なロジックで実装することが流行した。TLBとキャッシュメモリの構成が他のMIPSアーキテクチャのマイクロプロセッサとは大きく異なる。 ミップス社はファブレス企業であるため、R6000の製造は という半導体企業が行った。 R6000 は採用例が非常に少ない。コントロール・データ・コーポレーション (CDC) がハイエンドサーバの 4680-300 Series InfoServer で80MHzのR6000を採用している。また、ミップス社自身のサーバ RC6260 と RC6280 でも使っていた。
foaf:isPrimaryTopicOf
wikipedia-ja:R6000
dbo:wikiPageLength
1934
prov:wasDerivedFrom
wikipedia-ja:R6000?oldid=88221423&ns=0
Subject Item
n16:os
dbo:wikiPageWikiLink
dbpedia-ja:R6000
Subject Item
dbpedia-ja:ミップス・テクノロジーズ
dbo:wikiPageWikiLink
dbpedia-ja:R6000
Subject Item
dbpedia-wikidata:Q7274828
owl:sameAs
dbpedia-ja:R6000
Subject Item
wikipedia-ja:R6000
foaf:primaryTopic
dbpedia-ja:R6000